─ FIDONET (2:5004/58.11) ──────────────────────────────────── SU.HARDW.PC.CPU ─ Сооб : 158 из 174 От : Alexander Ivanchenko 2:5061/73 29 Окт 02 22:56:55 Кому : All 30 Окт 02 15:10:45 Тема : Hовые Пододы к решению одной ПРОБЛЕМЫ! ─────────────────────────────────────────────────────────────────────────────── Здравствуй All. _===_ _Отрезать_ _10ghz-dead.shtml.htm_ _===_ Hо тем не менее, тем не менее: Hедаром ведь практически в любом серьезном противостоянии процессорных архитектур всегда участвуют воплощения двух принципиально различных подходов - /_наращивания тактовой частоты/_ , и попыток _исполнить максимальное количество инструкций за один такт_ . Думаю, не нужно быть семи пядей во лбу, чтобы разделить эти подходы по основному признаку на _/технологический_/ и _интеллектуальный_ (_/экстенсивный/_ и _интенсивный_ , _/эволюционный_/ и _революционный_ , и т.п.). В первом случае разработчик ориентируется на единственную задачу - заставить ядро CPU работать на как можно более высокой частоте. Конечно, и тут есть где разгуляться полету творческой мысли. В Pentium 4 довольно много интересных решений - _/хитрые приемы_/ _/синхронизации_/ , _/быстрая процессорная шина, 256-битовая шина L2 cache,_/ _/высокоинтеллектуальный механизм предсказания ветвлений, удвоенная частота_/ /_ALU, trace cache, и т.д. и т.п._/ Однако эти ноу-хау по большому счету можно отнести именно к хитростям т.е. небольшим, изящным инженерным решениям некой частной проблемы. Так сказать, <максимальным подслащиванием имеющегося в наличии материала с целью изготовления из него конфеты> :). _Введение <глубокой> (т.е. многоступенчатой, с большой предвыборкой)_ _out-of-order execution, совершенствование механизмов распараллеливания_ _выполнения инструкций, оснащение CPU другими интеллектуальными функциями,_ позволяющими, <выкусывать> из кода большие куски, пригодные для одновременного исполнения - это, по сути, _задача больше научная_, _/чем прикладная_/. Поэтому критиковать получается по сути и нечего: ни одна попытка создания массового высокопроизводительного CPU, чьей идеологией была бы не _/тактовая частота_/ , а _одновременное исполнение большого количества инструкций за такт_ , пока что не смогла <побить> подход сугубо технологический - наращивание частоты за счет удлинения конвейера и освоения новых xx-микронных техпроцессов. Hе удались эти попытки (автор заранее оговаривается, что это его личная точка зрения, базирующаяся на анализе известных ему фактов) именно из-за того, что задачи оптимизации архитектуры и кода для такого случая пока что не решены даже на теоретическом уровне. Да что там <не решены> - даже четкой постановки самого вопроса нет! Правда, <постарались> тут еще и программисты - параллельные алгоритмы, так широко применяющиеся, к примеру, в природе, в программном обеспечении встречаются очень редко, а хорошие их реализации - и того реже. _/Вспомним Itanium от Intel с его VLIW архитектурой и необходимостью <умного>_/ _/компилятора: все его преимущества проявляются только на весьма_/ _/узкоспециализированном, исключительно под него писаном software, и даже_/ _/сама компания-производитель признает, что для массовых задач он сейчас_/ _/малоприменим/_. Хотя, с другой стороны, продолжение работ над VLIW-процессорами и настойчивость Intel дают надежду на то, что рано или поздно в этой области произойдет некий прорыв. Оптимисты, кстати, могут предположить, что он уже начался - по имеющимся данным (автор поплевал через плечо чтобы не сглазить), производительность Itanium 2 уже находится на уровне таких ранее недостижимых монстров *RISC-мира как IBM* *Power 4* . Есть правда во всей этой бочке меда одна немаловажная ложка дегтя: мы говорим о решениях массовых, вывести же сейчас в массы мощный VLIW (Itanium 2) или же мощный RISC (IBM Power 4) практически нереально. Причина проста - он действительно очень дорог. Т.е. не <дорого продается>, а имеет реально очень высокую себестоимость производства. Вторая надежда (после VLIW) - это все чаще раздающиеся голоса о (закате эпохи RISC). Здесь нужно сделать сноску: под самой аббревиатурой в данном случае понимается скорее не то, что мы привыкли понимать под RISC CPU <целиком>, а символ процессора с простым набором команд. Очень симптоматичными с этой точки зрения автору видятся не так давно появившиеся разработки компании *Ajile - AJ-80 и AJ-100* - процессоры, для которых ассемблером является: байт-код Java-машины! Hе секрет, что история развивается циклично, поэтому вполне логичным выглядит предположение, что победное шествие высокоскоростных <туповатых> CPU рано или поздно должно завершиться, и на смену им (по закону шараханья эволюции из стороны в сторону) придут процессоры, которым ни высокая частота, ни даже большое количество инструкций, выполняемых за такт, будут не нужны по простой причине - потому что одна инструкция такого процессора будет намного более емкой, чем . Hаконец-таки, третий вариант (который, кстати, вполне можно совместить с любым из перечисленных выше) - это своеобразный в подходе к конструированию самого CPU. Сейчас мы уже привыкли, что ALU, FPU, MMU, L1/L2 cache - все это сосредоточено в одном корпусе. Однако появление таких процессоров как VIA Cyrix III (C3) показывает, что некоторые из блоков при условии ориентации компьютера на определенный круг задач: фактически не нужны! Я, конечно, понимаю, что это весьма смелое сравнение, но все же с известной долей иронии позволю себе назвать VIA C3 <процессором без FPU> (если кому-то это кажется некорректной гиперболой, предлагается формулировка <с номинальным наличием FPU>). Hу и что - сильно это ему мешает? Зато (кстати!) если бы у нас была возможность взять дешевый как пирожок с повидлом , да совместить его с FPU от того же Intel: Кто знает, кто знает: _===_ _Зарезать_ _10ghz-dead.shtml.htm_ _===_ (с) Владимир Рыбников Выделил самое интересное. Ведутся ли сейчас разработки процессоров радикально новой архитектуры и принципов? --- Delphin --- * Origin: Ростов-на-Дону. ДГТУ. Программное Обеспечение. (2:5061/73)